Br HGM. (44.A

PATENT ABSTRACTS OF JAPAN

(11)Publication 07-319755

number:

(43)Date of

08.12.1995

publication of application:

(51)Int.CI.

G06F 12/00

(21)Applicatio 06-110748

(71)Applicant: NIPPON TELEGR & TELEPH CORP

<NTT>

n number: (22)Date of

filing:

25.05.1994

(72)Inventor: SAKAMOTO HIDEKI **MARUYAMA MITSURU**

NISHIMURA KAZUTOSHI

(54) MULTI-PORT MEMORY

(57) Abstract:

PURPOSE: To provide a multi-port memory where the speed for continuous data transfer is not reduced regardless of simultaneous memory access from many ports.

CONSTITUTION: Two memory banks A and B are provided for such interleave constitution having a period 2D that data is stored in areas of memory banks switched by a certain data amt. D, and memory bank selecting parts S0 and S1 are controlled by a control part C0 so that phases of access to all memory banks don't collide with each other at intervals of the data amt. D. One of memory banks A and B is selected to be used and is connected to input/output interface parts 10 and 11 to external devices E0 and E1 by switching.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the

examiner's decision of rejection or application

converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

BEST AVAILABLE COPY

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-319755

(43)公開日 平成7年(1995)12月8日

(51) Int.CL⁸

識別配号 片内整極番号

PΙ

技術表示管所

G06F 12/00

570 C 7608-5B

審査請求 京請求 茜求項の数6 OL (全 12 頁)


(21)出顧番号	特顧平6−110748	(71) 出版人 000004226 日本電信電影株式会社	<u>.</u>
(22)出頭目	平成6年(1994)5月25日	東京都千代田区内幸和	
	1,400,400,000	(72) 発明者 阪本 労働	
		東京都千代田区内幸昭	J1丁自1番6号 日
		本電信電話株式会社内	Ī
		(72) 発明者 丸山 充	
		東京都千代田区内幸昭	丁1丁目1番6号 日
		本電信電話株式会社中	9
		(72) 発明者 西村 一敏	
		東京都千代田区内幸昭	71丁目1番6号 日
		本電信電話株式会社中	9
		(74)代理人 非理土 吉田 精孝	

(54)【発明の名称】 複数ポートメモリ

(57)【要約】

【目的】 多数のポートから同時にメモリアクセスを行っても連続データ転送時の速度低下を生じることの無い 複数ポートメモリを提供する。

【構成】 データを格納するエリアが一定のデータ登り 毎に異なったメモリバンクとなるように2日を周期とするインタリーブ構成を行なうための2個のメモリバンク A、Bを設けると共に、データ量日毎に全メモリバンクをアクセスする位相が衝突しないように、制御部COによってメモリバンク選択部SO、S1を制御し、メモリバンクA、Bのうち使用する1個のメモリバンクを選択して、外部装置EO、E1との入出方インタフェース部10、11に接続切替えする。



(Z)

【特許請求の範囲】

【語求項1】 n個(nは2以上の自然数)の外部装置 との入出力インタフェース部を有する複数ポートメモリ において、

データを格納するエリアが一定のデータ費D毎に異なったメモリバンクとなるよう。データ量D×nを周期とするインタリーブ構成を行なうためのn個のメモリバンクと、

それぞれが前記 n 個のメモリバンクのうち使用する 1 個のメモリバンクを選択して対応する前記入出力インタフ 10 ェース部に接続する前記メモリバンクと同数のメモリバンク選択部と、

前記一定のデータ置り毎に前記全メモリバンクをアクセスする位相が衝突しないように前記各メモリバンク選択 部における接続切替えを制御する制御部とを設けたこと を特徴とする複数ポートメモリ。

【語求項2】 データ転送速度の比がi:j(i,jは 整数)である第1及び第2の外部装置に接続される入出 力インタフェース部を有する複数ボートメモリであっ て、

データを格納するエリアが一定のデータ費D毎に異なったメモリバンクとなるように、データ量D×(i+j)を周期とするインタリーブ構成を行なうための(i+j)個のメモリバンクと。

それぞれが前記(++j)個のメモリバンクのうち使用する1個のメモリバンクを選択する前記メモリバンクと 同数のメモリバンク選択部と、

前記一定のデータ置り毎に前記全メモリバンクをアクセスする位相が衝突しないように前記各メモリバンク選択 部における接続切替えを制御する制御部と、

前記 i 個のメモリバンク選択部を介してアクセスして得たデータを合成して前記第 l の外部装置に対する入出力インタフェース部へ転送する第 l の合成分配部と

前記 y 個のメモリバンク選択部を介してアクセスして得たデータを合成して前記第2の外部装置に対する入出力インタフェース部へ転送する第2の合成分配部とを有することを特徴とする複数ボートメモリ。

【語求項3】 データ転送速度の比がS1:S2:…: Sn (nは3以上の整数) (Sx は整数 (x は自然数))であるn個の外部装置との入出力インタフェース 49 部を育する複数ポートメモリであって

データを格納するエリアが一定のデータ置り毎に異なったメモリバンクとなるように、データ置り× (S1+S2+…Sn)を周期とするインタリーブ構成を行なうためのファース・ロットルト

部における接続切替えを副御する制御部と、

S1 個のメモリバンク選択部を介してアクセスして得たデータ、それ以外のS2 個のメモリバンク選択部を介してアクセスして得たデータのように各外部装置の転送速度に比例した個数の排他的メモリバンク選択部を介してアクセスして得たデータを合成して、それぞれデータ転送速度に応じた外部装置に対する入出力インタフェース部に転送するn個の合成分配部とを有することを特徴とする複数ボートメモリ。

【請求項4】 前記制御部は、

外部装置からの連続的なメモリアクセス要求に対して、 所定の開始アドレス(以下第mアドレスとする)に対応 する第kのメモリバンクのアドレスにアクセスし

第(m+1)アドレスに対応する第(k+1)(kは1以上p以下の自然数とする。ただし、pはメモリバンクの個数を意味し、pは2以上の自然数とする。)のメモリバンク上のアドレスから、第(m+p-k)アドレスに対応する第pのメモリバンク上のアドレスまで順次アクセスし、

20 第(m+p-k+l) アドレスに対応する第1のメモリ パンクから、

第(m+p-k+p)アドレスに対応する第pのメモリ パンクまでにアクセスし

以降所定の終了アドレスに至るまで同様にメモリアクセスを繰り返すように各メモリバンク選択部を制御することを特徴とする請求項1.2又は3記載の複数ボートメモリ。

【請求項5】 前記制額略は、一の外部装置からのアクセス要求に対してメモリアクセス制御中に、他の外部装30 置からのアクセス要求があった場合は、該要求を遅延させることによってメモリバンクアクセスの位相を調整することを特徴とする請求項1、2又は3記載の複数ボートメモリ。

【請求項6】 前記合成分配部は、前記各メモリバンク 選択部によりアクセスして得たデータを、連続アドレス となるように合成して対応する入出方インタフェース部 に転送することを特徴とする請求項2又は3記載の複数 ボートメモリ。

【発明の詳細な説明】

49 [0001]

【産業上の利用分野】本発明は、複数のCPU、複数の 1/Oデバイスの間でデータ交換を行なうための複数の 入出方ボートを有するメモリに関するもので、特に装置 内で多量の連続データ転送がなされるマルチメディア処理 研練等でのメイフに発展されて基準サイトスを基準 リMaを競台アクセスする構成である。

【0003】従来の複数ボートメモリは、内部にメモリ使用推調停部Ca、メモリ選択部Sa、各システムバスBa、Bbに対応する入出力インタフェース部Ia、Ibを構え、複数のシステムバスBa、Bbからの同時メモリアクセスの発生に対して、メモリ使用推調停部Caにより先者順等の選択規律に従って1つのシステムバスのみに使用権を与えていた。

【①①①4】例えば、システムバスBaを介する外部装置Eaからのアクセス要求の方がシステムバスBbを介 10 する外部装置Ebからのアクセス要求より早かったとすると、メモリ使用権調停部CaによってシステムバスBaの入出力インタフェース [aとメモリMaとがメモリ 選択部Saにより接続され、他のシステムバスBbからのデータアクセスを遅延させていた。

【0005】図3は前述した従来例の複数ボートメモリにおけるメモリアクセスタイミング例を示した図である。とのタイミングは、システムバスBaに接続された外部装置Eaからはアドレス0000(hex)を先頭として8ワードのデータを、またシステムバスBbに接 20 続された外部装置Ebからはアドレス0010(hex)を先頭として8ワードのデータをそれぞれ連続読み出した場合のものである。ここで、外部装置Ea、Ebにおけるデータ転送のアクセス開始点はそれぞれPa、Pbである。また、図中の数字はアクセスしているデータのアドレスを示すものである。図からも明らかなように、外部装置Eaがデータ転送を行なっているときには外部装置Ebがデータ転送を行なっているときには外部装置Ebがデータ転送を行なっているときには外部装置Ebがデータ転送を行なっているときには外部装置Ebがデータ転送を行なっているときには外部装置Ebがデータ転送を行なっているときには外部装置

[0006]

【発明が解決しようとする課題】しかしながら、前述した従来の複数ポートメモリでは、1つのポートからのメモリアクセス中は、各アクセスサイクル毎に他のポートからのアクセスを遅延させるものであるから、ポート数が増加し、多くの外部装置が同時にメモリアクセスを行った場合には、競合待ちのために各メモリアクセスサイクルが長くなり、連続したデータ転送の速度が低下するという問題点があった。

とにある。 【0008】

【課題を解決するための手段】本発明は上記の目的を達成するために請求項」では、n個の外部装置との入出力インタフェース部を有する複数ボートメモリに対して、データを格納するエリアがバイト/ワード等の一定のデータを型りをに異なったメモリバンクとなるようにデータ 置り×nを周期とするインタリーブ構成を行なうためのn個のメモリバンクを設けると共に、前記一定のデータ 置り毎に前記全メモリバンクをアクセスする位相が衝突しないように、副御部によって前記メモリバンクと同数のメモリバンク週択部を副卸し、前記n個のメモリバンクのうち使用する1個のメモリバンクを選択して前記入出力インタフェース部に接続切替えするように構成した。

【0009】また、請求項2では、データ転送速度の比 がi:jである第1及び第2の外部装置に接続される人 出力インタフェース部を有する複数ポートメモリに対し て、データを格割するエリアが一定のデータ置D毎に異 なったメモリバンクとなるように、データ登D×(++ j) を圍鮹とするインタリーブ構成を行なうための(i + 』)個のメモリバンクを設けると共に、前記一定のデ ータ量D毎に前記全メモリパンクをアクセスする位相が 貧実しないように、制御部によって前記メモリバンクと 同数のメモリバンク選択部を制御し、前記(1+1)個 のメモリバンクのうち使用する1個のメモリバンクを選 択して第1の合成分配部及び第2の合成分配部に接続切 り替えし、さらに前記第1の合成分配部においては前記 」個のメモリバンク選択部を介してアクセスして得たデ 30 ータを合成して前記第1の外部装置に対する入出力イン タフェース部へ転送すると共に、前記第2の合成分配部 においては前記」個のメモリバンク選択部を介してアク セスして得たデータを台成して前記第2の外部装置に対 する入出力インタフェース部へ転送するように構成し

【0010】また、請求項3では、データ転送速度の比がS1:S2:…:Snであるn個の外部装置との入出力インタフェース部を有する複数ボートメモリに対して、データを絡納するエリアが一定のデータ費D毎に異なったメモリバンクとなるように、データ費D×(S1+S2+…Sn)を関訴とするインタリーブ構成を行なうための(S1+S2+…Sn)個のメモリバンクを設けると共に、前記一定のデータ費D毎に前記全メモリバンクをアクセスする位相が測実しないように、副御部によってできまってリバンカルに関数のフェリバンカが経過され

介してアクセスして得たデータのように各外部装置の転 送遠度に比例した個数の排他的メモリバンク選択部を介 してアクセスして得たデータを合成して、それぞれデー タ転送速度に応じた外部装置に対する入出力インタフェ ース部に転送するように構成した。

【0011】また、請求項4では、請求項1.2又は3 記載の複数ボートメモリにおいて、前記制御部が、外部 装置からの連続的なメモリアクセス要求に対して、所定 の開始アドレス (第mアドレス) に対応する第kのメモ リバンクのアドレスにアクセスし、第(m+1)アドレ 10 スに対応する第(k+1)のメモリバンク上のアドレス から、第(m+p-k)アドレスに対応する第pのメモ リバンク上のアドレスまで順次アクセスし、第(m+p - k + 1) アドレスに対応する第1のメモリバンクか。 ら、第(m+p-k+p)アドレスに対応する第pのメ モリバンクまでにアクセスし、以降所定の終了アドレス に至るまで同様にメモリアクセスを繰り返すように各メ モリバンク選択部を制御するように構成した。

【0012】また、請求項5では、請求項1、2又は3 記載の複数ボートメモリにおいて、前記制御部が、一の 20 外部装置からのアクセス要求に対するメモリアクセス制 御中に他の外部装置からのアクセス要求があった際に、 該要求を遅延させることによってメモリバンクアクセス の位相を調整するように構成した。

【0013】また、請求項6では、請求項2又は3記載 の複数ボートメモリにおいて、前記合成分配部が、前記 各メモリバンク選択部によりアクセスして得たデータ を、連続アドレスとなるように合成して対応する入出力 インタフェース部に転送するように構成した。

[0014]

【作用】本発明の請求項1記載の複数ポートメモリによ れば、 p 個のメモリバンクによりメモリインタリーブが 構成され、また真個のメモリバンク選択部のそれぞれに よってアクセスされるメモリのアドレスに応じて使用す るメモリバングが1つ選択される。このとき、副御部に より前記各メモリバンク選択部が鴬に排他的なメモリバ ンクを選択するよう制御され、一のメモリバングに対す る複数の外部装置からの同時アクセスが新止される。さ らに、各入出力インタフェース部に接続された外部装置 が異なったメモリバンク選択部を通じてメモリに対して 40 連続したデータ転送を行う場合には、前記各外部装置の 転送速度が同じであれば、前記メモリインタリーブの単 位毎にそれぞれ異なったメモリバングが選択され、各外 部装置からのメモリアクセスはいづれも紛合によるアク よっぱと 大路子 はず 一定公告では八百分人をですかって

レスに応じて使用するメモリバンクが1つ選択される。 このとき、制御部により前記各メモリバンク選択部が鴬 に排他的なメモリバンクを選択するよう制御され、一の メモリバンクに対する複数の外部装置からの同時アクセ スが防止される。各入出力インタフェース部に接続され た外部装置が異なったメモリバンク選択部を通じてメモ リに対して連続したデータ転送を行う際、各入出力イン タフェース部に接続された各外部装置の転送速度が異な る場合には、各入出力インタフェース部とメモリバンタ 選択部との間に設けられた合成分配部によって、複数個 のメモリバンク選択部の合成入出力データの順序入れ替 えが行われ、複数個の入出方インタフェース部に分配さ れる。これにより、各外部装置からのメモリアクセスは いづれも競台によるアクセス待ちが発生せずに並行して 行われ、連続転送時の速度が低下されることがない。

【()() 16】また、請求項3記載の複数ボートメモリに よれば、(S1 + S2 +… Sn)個のメモリバンクによ りメモリインタリーブが構成され、また(S1 + S2 + --- Sn) 個のメモリバンク選択部のそれぞれによってア クセスされるメモリのアドレスに応じて使用するメモリ バンクが1つ選択される。このとき、制御部により前記 各メモリバンク選択部が常に緋他的なメモリバンクを選 択するよう制御され、一のメモリバンクに対する複数の 外部装置からの同時アクセスが防止される。各入出力イ ンタフェース部に接続された外部装置が異なったメモリ パンク選択部を通じてメモリに対して連続したデータ転 送を行う際、各入出力インタフェース部に接続された各 外部装置の転送速度が異なる場合に、各入出力インタフ ェース部とメモリバンク選択部との間に設けられた台成 分配部によって、複数個のメモリバンク選択部の合成人 出力データの順序入れ替えが行われ、複数個の入出力イ ンタフェース部に分配される。これにより、各外部装置 からのメモリアクセスはいづれも競合によるアクセス待 ちが発生せずに並行して行われ、連続転送時の速度が低 下されることがない。

【0017】また、請求項4記載の複数ボートメモリに よれば、閼始アドレス(第mアドレス)から連続的なメ モリアクセスを行う際に、第四アドレスに対応する第k のメモリバンクから第pのメモリバンクまで順次アクセ スが行われた後、第1のメモリバングに戻り、該第1の メモリバンクから第pのメモリバンクへ向かって順次ロ ーテーションしてアクセスが行われる。これにより、メ モリバンクへのアクセス処理における接続切替え制御が 簡略化される。

「ひからは、米米、鉄金での自然の地域や、しょべけに

整合がとれた時点から前記双方の外部装置からのメモリアクセスが並行して行われる。これにより、データ転送 の開始時における位相調整のための遅延以外にはアクセス競合が発生しない。

7

【0019】また、請求項6記載の複数ボートメモリによれば、各メモリバンク選択部によってメモリバンクをアクセスして得たデータは、台成分配部によって連続アドレスとなるように台成された後、対応する入出力インタフェース部に転送される。

[0020]

【実施例】以下、図面に基づいて本発明の一実施例を説明する。図1は本発明の第1の実施例の複数ボートメモリを示す構成図である。図において、1は複数ボートメモリを示す構成図である。図において、1は複数ボートメモリで、メモリインタリーブを構成するメモリバンクA及びメモリバンクBと、入出力インタフェース部10、11、並びにそれぞれがメモリバンクA及びメモリバンクBのどちらかを選択して入出力部インタフェース部10、I1に接続する2個のメモリバンク選択部S0、S1を排他的なメモリバンクを選択するよう訓練する副御部C0を備えている。ここで、副御部C0はCPUから構成される。

【0021】入出力インタフェース部 I 0, I 1 は、システムパス B 0, B 1 を通じてそれぞれ外部装置 E 0, E 1 と接続されている。システムパス B 0, B 1 は、同じ速度でデータ転送を行なうものである。また。ここでメモリバンク A、Bを構成するメモリとしては、シンクロナス D R A M 等を用いてもよい。【0022】図4に本実施例におけるメモリインタリーブの構成を示す。図に示すように、メモリバンク B は、1 ワード毎にインタリーブされており、アドレス 0000 (Nex) を開始アドレスとして、偶数アドレスのワードはメモリバンク B 上に設定され、奇数アドレスのワードはメモリバンク B 上に設定されている。

【0023】図5は、P0の時点において、外部装置E0によって開始アドレス0000(hex)より転送長8ワードの連続データ設み出しを行ない、P1の時点において、外部装置E1によって開始アドレス0008(hex)より転送長8ワードの連続データ設み出しを行なう場合の動作タイミングを示した図である。

[0024]との場合、外部装置E0がP0の時点で偶数アドレス0000に対してアクセス要求を行なうと、

接続がメモリバンクBに切り替えられ、メモリバンクBに対して行なわれる。以下同様に、メモリバンクAに対するアクセスとメモリバンクBに対するアクセスが交互に切り替えられる。

8

【0025】一方、既に外部装置E0が転送実行中であるP1の時点で、外部装置E1が偶数アドレス0010 に対してアクセス要求を行なうと、メモリバンク切替えの位相調整のため、制御部C0によりしばらく遅延させられた(wait)後、外部装置E0からのメモリアクセスが奇数アドレス0001になった時点で、制御部C0によりメモリバンク選択部S1によって入出方インタフェース11の接続がメモリバンクAに切り替えられる。とれにより、外部装置E1はメモリバンクAに対するメモリアクセスを行なう。外部装置E1の場合も以下同様に、メモリバンクAに対するアクセスとが交互に切り替えられる。

【0026】との結果、外部装置E0と外部装置E1の データ転送は、それぞれメモリバンクAに対するアクセ スとメモリバンクBに対するアクセスとが交互に切り替 えられて実行されるが、位相が反転しているために、転 送開始時に位相開始のため以外のアクセス組合は発生し ていない。

[0027]次に、本発明の第2の実施例を設明する。図6は本発明の第2の実施例の複数ポートメモリを示す構成図である。図において、10は複数ポートメモリで、メモリインタリーブを構成するメモリバンク1A, 1B, 1Cと、それぞれがメモリバンク1A, 1B, 1Cのどれかを選択するメモリバンク選択部S10、S11、S12、これら3個のメモリバンク選択部S10、S11、S12を排他的なメモリバンクを選択するように制御する制御部C1、2個のメモリバンク選択部S10、S11からの入出力を合成して入出力インタフェース部I10に接続する台成分配部M10、及びメモリバンク選択部S12からの入出力を合成して入出力インタフェース部I11に接続する台成分配部M10、及びメモリバンク選択部S12からの入出力を台成して入出力インタフェース部I11に接続する台成分配部M11を備えている。

【0028】入出力インタフェース部 110, 111 は、それぞれシステムバス B10, B11を通じて外部 装置 E10, E11と接続されている。ここで、第1の 突縮例とは違って第2の実施例では、システムバス B1 0 はシステムバス B110 2 倍の速度でデータ転送を行っている。尚ここで、システムバス B10, B11として同期バスを用いてもよい。

【①①29】図7は第2の実施例におけるメモリインタ

.

1 C上にそれぞれ設定されている。

【0030】図8は、P10の時点において、外部装置 E10によって開始アドレス0000 (hex)から長さ16ワードの連続データ読み出しを行ない、P11の 時点において外部装置E11によって開始アドレス00 10 (hex)から長さ8ワードの連続データ読み出し を行なう場合の動作タイミングを示した図である。

【0031】との場合、外部装置E10がP10の時点 で3 nアドレスである0000 (hex) に対してアク セス要求を行なうと、制御部Clにより、メモリバンク 10 -選択部S10がメモリバンク1Aに、選択部S11がメ モリバンク1Bにそれぞれ切替えられ、メモリバンク1 A、1Bを使用してそれぞれアドレス0000、000 1に対するメモリアクセスが行われる。次のアクセスサ イクルでは、制御部Clによりメモリバンク選択部Sl ①がメモリバンク1Cに、メモリバンク選択部S11が メモリバンク1Aに切替えられ、それぞれアドレス〇〇 ①2、①①①3に対するメモリアクセスが行われる。以 下同様に、アクセスサイクル毎に各メモリバンク選択部 S10、S11のメモリバンクが切替えられ、メモリア 20 -クセスが継続される。これらのデータは、台成分配部M 10により順番が入れ替えられ、メモリの読み出し速度 の2倍の速度のデータ列が入出力インタフェース部!! ①を通じてシステムバスB10に出力される。そして外 部装置E10はシステムバスB10よりそのデータ列を 順次読み出し、データ転送が完了する。

【0032】前途した外部装置E10へのデータ転送が行なわれているP11の時点で、外部装置E11により3n+1アドレスである0010(hex)に対してアクセス要求が行なわれると、メモリバンク切替えの位相 30 調整のため、副都部C1によりアクセス要求対象となるデータが格納されたメモリバンク1Bが使用可能になるまでアクセスが遅延させられる(wait)。この後、メモリバンク1Bを使用してアドレス0010に対するメモリアクセスが行なわれる。

【0033】次のアクセスサイクルでは、制御部C1によりメモリバンク選択部S12がメモリバンク1Aに切替えられ、アドレス0012に対するメモリアクセスが行なわれる。以下同様に、アクセスサイクル毎にメモリバンク選択部S12に接続されるメモリバンクが切替え 40られ、メモリアクセスが継続される。これらのデータは、合成分配部M11により順番が入れ替えられ、メモリの読みだし遠度と同じ遠度のデータ列が入出方インタフェース部 111を通じてシステムバスB11に出力される。ストナが動物に関し、114シュニストス2D11と内

を転送の開始時における位組調整のための遅延以外に は、アクセス競合は発生していない。

【()()35】次に、本発明の第3の実施例を説明する。 図9は本発明の第3の実施例の複数ボートメモリを示す 構成図である。図において、20は複数ボートメモリ で、メモリインタリーブを構成するメモリバンクA。 B、Cと、それぞれがメモリバンクA、B、Cのどれか を選択するメモリバンク選択部520、521、52 2. とれる3個のメモリバンク選択部520、S21。 S22を緋他的なメモリバンクを選択するように制御す る副御部C2、メモリバンク選択部S20からの入出力 をシステムバスB20を介して外部装置E20に接続す る入出力インタフェース部 [20]、メモリバンク選択部 S21からの入出力をシステムバスB21を介して外部 装置E21に接続する入出力インタフェース部L21、 及びメモリバンク選択部S22からの入出力をシステム バスB22を介して外部装置E22に接続する入出力イ ンタフェース部 [22を備えている。とこで、第1の実 施例と同様に第3の突施例では、システムバスB20~ B22はそれぞれ同じ速度でデータ転送を行っている。 【①①36】図10は第3の実施例におけるメモリイン タリーブの構成を示す図である。図に示すように、メモ リバンクA、B、Cは1ワード毎にインタリープされて おり、アドレス0000(hex)を開始アドレスとし て、3ヵアドレス(nは整数)のワードはメモリバンク A上に、3n+1アドレスのワードはメモリバンクB上 に、3n+2アドレスのワードはメモリバンクC上にそ れぞれ設定されている。

[0037] 図11は、P20の時点において、外部装置E20によって開始アドレス0000 (hex)から長さ8ワードの連続データ読み出しを行ない、P21の時点において外部装置E21によって開始アドレス0010 (hex)から長さ8ワードの連続データ読み出しを行なうと共に、P22の時点において外部装置E22によって開始アドレス0020 (hex)から長さ8ワードの連続データ読み出しを行なう場合の動作タイミングを示した図である。

続される。

【0039】一方、外部装置E20に対するデータ転送 実効中であるP22の時点で、外部装置E22が3n+ 2アドレスである0020(hex)に対してアクセス 要求を行うと、メモリバング切替えの位相調整のため、 制御部C20によりアクセス要求対象となるデータが格 納されたメモリバンクCが使用可能になるまでアクセス が遅延させられる(wait)。この後、メモリバンク Cを使用してアドレス0020に対するメモリアクセス が行なわれる。

【0040】次のアクセスサイクルでは、制御部C10によりメモリバンク選択部S22がメモリバンクAに切替えられ、アドレス0021に対するメモリアクセスが行なわれる。以下同様に、アクセスサイクル毎にメモリバンク選択部S22に接続されるメモリバンクが切替えられ、メモリアクセスが継続される。これらのデータは、メモリの読みだし速度と同じ速度のデータ列として入出カインタフェース部122を通じてシステムバスB22よりそのデータ列を順次読み出し、データ転送 20が完了する。

【0041】さらに、外部装置E20及び外部装置E22に対するデータ転送実効中であるP21の時点で、外部装置E21が3n+1アドレスである0010(hex)に対してアクセス要求を行うと、メモリバンク切替えの位相調整のため、制御部C20によりアクセス要求対象となるデータが格納されたメモリバンクBが使用可能になるまでアクセスが遅延させられる(wait)。この後、メモリバンクBを使用してアドレス0010に対するメモリアクセスが行なわれる。

【0042】次のアクセスサイクルでは、制御部C10によりメモリバンク選択部S21がメモリバンクCに切替えられ、アドレス0011に対するメモリアクセスが行なわれる。以下同様に、アクセスサイクル毎にメモリバンク選択部S21に接続されるメモリバンクが切替えられ、メモリアクセスが継続される。これらのデータは、メモリの読みだし速度と同じ速度のデータ列として入出方インタフェース部121を通じてシステムバスB21よりそのデータ列を順次読み出し、データ転送40が完了する。

【0043】前途した第3の実施例においても、外部装置E20万至外部装置E22のデータ転送においては、メモリバンクA、B、Cに対するアクセスが交互に切り サストルスペースのでもは知べ声がストルに、エールボ

12 ェース部からのメモリに対する連続データ転送を、ワード毎又は一定データ長毎のメモリインタリーブ構成により複数のメモリバンクに分散させ、各メモリバンクを位相差をつけて排他的に使用させて行っているので、一のメモリバンクに対する複数の外部装置からの同時アクセスが防止されると共に各外部装置からのメモリアクセスが並行して行われるため、各外部装置のアクセス競台による各メモリアクセスサイクルの遅延はなく、転送速度が低下することがない。特にその効果は、転送長の長いプロックの転送において着しい。

【0045】また、請求項2記載の複数ボートメモリによれば、ワード毎又は一定データ長毎のメモリインタリーブ構成により複数のメモリバンクに分散させると共に、2つの外部装置のデータ転送速度の批が1:1である場合に(1+1)個のメモリバンクを設け、2つの入出力インタフェース部からのメモリに対する連続データ転送を、各メモリバンクアクセスに位相差をつけて排動的に行っているので、一のメモリバンクに対する複数の外部装置からの同時アクセスが防止されると共に各外部装置からのメモリアクセスが断止されるため、各外部装置のアクセス競台による各メモリアクセスサイクルの遷延はなく、転送速度が低下することがない。特にその効果は、転送長の長いブロックの転送において著した。

[0046] また、請求項3記載の複数ボートメモリによれば、3つ以上の入出方インタフェース部からのメモリに対する連続データ転送を行うために、ワード毎又は一定データ長毎のメモリインタリーブ構成により複数のメモリバンクに分散させると共に、各外部装置のデータ・転送速度の比がS1:S2:…:Snである場合に(S1+S2+…Sn)個のメモリバンクを設け、各メージングへのアクセスに位組差をつけて各メモリバンクを排他的に使用させているので、一のメモリバンクに対する複数の外部装置からのメモリアクセスが並行して行われるため、各外部装置のアクセスが並行して行われるため、各外部装置のアクセスが並行して行われるため、各外部装置のアクセスが並行して行われるため、各外部装置のアクセスが並行して行われるため、各外部装置のアクセスが並行して行われるため、各外部装置のアクセスが並行して行われるため、各外部装置のアクセスがが後によるととがない。特にその効果は、転送長の長いブロックの転送において若しい。

(0047)また、請求項4記載の複数ボートメモリに よれば、開始アドレス (第mアドレス)から連続的なメ モリアクセスを行う際に、第mアドレスに対応する第 k のメモリバンクから第 p のメモリバンクまで順次アクセ スが行われた後、第 1 のメモリバンクに戻り、該第 1 の

特闘平7-319755

(8)

リアクセス制御中に、他の外部装置からのアクセス要求 があった際に、前記他の外部装置からのアクセス要求が 遅延されてメモリバンクアクセスの位相が調整され、メ モリバンクアクセスの位相整合がとれた時点から前記双 方の外部装置からのメモリアクセスが並行して行われる ので、データ転送の関始時における位相類整のための遅 延以外にはアクセス競合が発生しない。

【0049】また、請求項6記載の複数ポートメモリによれば、各メモリバンク選択部によってメモリバンクをアクセスして得たデータは、台成分配部によって連続ア 10ドレスとなるように台成された後、対応する入出カインタフェース部に転送されるので、外部装置においてデータの編集処理を行う必要がない。

【図面の簡単な説明】

【図 1 】本発明の第 1 の実施例の複数ポートメモリを示す構成図

【図2】従来側の複数ポートメモリを示す構成図

【図3】従来側における動作タイミングを示す図

【図4】本発明の第1の実施例におけるメモリインタリーブを示す機成図

【図5】本発明の第1の実施例における動作タイミング を示す図

【図6】本発明の第2の実施例の複数ポートメモリを示*

*寸構成図

【図7】本発明の第2の実施例におけるメモリインタリーブを示す構成図

【図8】本発明の第2の実施例における動作タイミング を示す図

【図9】本発明の第3の実施例の複数ポートメモリを示す構成図


【図10】本発明の第3の実施例におけるメモリインタ リーブを示す構成図

【図11】本発明の第3の実施例における動作タイミングを示す図

【符号の説明】

1、10,20…彼数ポートメモリ、A,B,C、1 A、1B,1C…メモリバンク、SO、S1,S10, S11,S12.S20、S21,S22…メモリバン ク型択部、CO、C1,C2…制御部、IO,I1,I 10、I11、I20,I21,I22…入出方インタ フェース部、BO,B1、B10,B11,B20,B 21、B22…システムバス、EO、E1,E10,E 11、E20、E21、E22…外部装置、M10,M 11…台成分配部、PO、P1、P10、P11、P2 0、P21,P22…外部装置のアクセス要求時点、W ait…アクセス遅延。

(**2**7)




[**20** 1]


http://www4.ipdl.ncipi.go.jp/tjcontentdben.ipdl?N0000=21&N0400=image/gif&N0401=/NSAPITMP/w... 09/27/2005

(9)

[図2]




[図3]



[図4]


Address




(10)

特闘平7-319755

[図5]





THIS PAGE BLANK (USPTO)

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

THIS PAGE BLANK (USPTO)